#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Kozo MAKIYAMA, et al.

Group Art Unit: Not Yet Assigned

Serial No.: Not Yet Assigned

Examiner: Not Yet Assigned

Date: August 28, 2003

Filed: August 28, 2003

For:

SEMICONDUCTOR DEVICE WITH MUSHROOM GATE

#### **CLAIM FOR PRIORITY UNDER 35 U.S.C. 119**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

#### Japanese Appln. No. 2002-251266, filed August 29, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

Willin 2 Buch

William L. Brooks Attorney for Applicants Reg. No. 34,129

WLB/jaz Atty. Docket No. **031060** Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

23850
PATENT TRADEMARK OFFICE

## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月29日

出 願 番 号

Application Number:

特願2002-251266

[ ST.10/C ]:

[JP2002-251266]

出 願 人 Applicant(s):

富士通株式会社

富士通カンタムデバイス株式会社

2003年 5月23日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 0240617

【提出日】 平成14年 8月29日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/28

【発明の名称】 半導体装置の製造方法と半導体装置

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 牧山 剛三

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 高橋 剛

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 西 眞弘

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【特許出願人】

【識別番号】 000154325

【氏名又は名称】 富士通力ンタムデバイス株式会社

【代理人】

【識別番号】 100091340

【弁理士】

【氏名又は名称】 高橋 敬四郎

【電話番号】 03-3832-8095

【選任した代理人】

【識別番号】 100105887

【弁理士】

【氏名又は名称】 来山 幹雄

【電話番号】 03-3832-8095

【手数料の表示】

【予納台帳番号】 009852

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9705794

【包括委任状番号】 0109607

【包括委任状番号】 9724035

【包括委任状番号】 0109609

【プルーフの要否】 要

#### 【書類名】

明細書

【発明の名称】

半導体装置の製造方法と半導体装置

【特許請求の範囲】

【請求項1】 (a) 半導体基板の活性領域を横断して、ファインゲートと 前記ファインゲート上で電流方向の寸法の拡大された電極部を構成するオーバー ゲートとを有するマッシュルームゲートを半導体基板上に形成する工程と、

- (b) 前記マッシュルームゲートの少なくともファインゲートとオーバーゲート下面とを覆って第1の有機材料膜を半導体基板上に塗布する工程と、
- (c)前記第1の有機材料膜をパターニングして、マッシュルームゲート近傍 にのみ残す工程と、
- (d)残った前記第1の有機材料膜を覆って、化学的性質の異なる第2の有機 材料膜を半導体基板上に塗布する工程と、
- (e)前記第2の有機材料膜に開口を形成し、前記第1の有機材料膜を露出する工程と、
- (f)前記開口から前記第1の有機材料膜を溶解除去して前記第2の有機材料 膜中に空洞を形成する工程と、

を含む半導体装置の製造方法。

【請求項2】 前記工程(b)が、マッシュルームゲート全体を覆う第1の 有機材料膜を形成し、

前記工程(c)が

- (c-1)前記マッシュルームゲート上方で前記第1の有機材料膜上にマスクを形成する工程と、
- (c-2)前記マスクを用いて、前記第1の有機材料膜をエッチングする工程と、

を含む請求項1記載の半導体装置の製造方法。

【請求項3】 前記工程(c-1)が、オーバーゲートのソース側領域上方を覆い、ドレイン側領域上方を覆わない前記マスクを形成する請求項2記載の半導体装置の製造方法。

【請求項4】 前記工程(c)の後に、

(x)前記第1の有機材料膜を流動化させる工程を含む請求項1~3のいずれか1項記載の半導体装置の製造方法。

【請求項5】 前記工程(x)が、前記工程(d)の後に行われ、前記第2 の有機材料膜も流動化させる請求項4記載の半導体装置の製造方法。

【請求項6】 前記工程(a)が、

(a-1)前記半導体基板上に下レジスト層と上レジスト層とを含むレジスト積層を形成する工程と、

(a-2) 前記上レジスト層に対してオーバーゲートパターンを露光する工程と

(a-3) 前記下レジスト層に対してファインゲートパターンを露光する工程と

(a-4) 前記下レジスト層に対して、工程(a-3) より少ない露光量で前記 オーバーゲートパターンの一部の電流方向の寸法を横切る補助露光を行なう工程 と、

(a-5)露光、補助露光の行われた前記レジスト積層を現像して、前記オーバーゲートパターンの開口を有する上レジスト層と前記ファインゲートパターンの開口と上面が前記補助露光により引き下げられたオーバーゲート引き下げ領域とを有する下レジスト層をパターニングする工程と、

(a-6)パターニングされた前記レジスト積層上にゲート電極層を堆積する工程と、

(a-7)前記レジスト積層上のゲート電極層をリフトオフし、マッシュルーム ゲートを残す工程と、

を含む請求項4または5記載の半導体装置の製造方法。

【請求項7】 前記工程(a-3)が、前記活性領域外の選択された領域でファインゲートパターンを露光せず、前記工程(e)が前記選択された領域の近傍に前記開口を形成する請求項6記載の半導体装置の製造方法。

【請求項8】 さらに、

(y)前記活性領域外、かつ前記開口を形成すべき領域より活性領域側で、前 記半導体基板を所定深さエッチングしてリセス部を形成する工程、 を含み、前記工程(f)が前記リセス部から前記活性領域に向って立上る前記空洞を形成する請求項6または7記載の半導体装置の製造方法。

【請求項9】 活性領域を有する半導体基板と、

前記活性領域を横断して前記半導体基板上に形成され、ファインゲートと前記 ファインゲート上で電流方向の寸法の拡大されたオーバーゲートとを有するマッ シュルームゲートと、

前記マッシュルームゲートの少なくともファインゲート側面とオーバーゲート 下面とを囲み、界面が曲面である空洞を画定する有機材料膜と、

前記活性領域外で前記有機材料膜の上面から前記空洞に達するように形成され た開口部と、

を有する半導体装置。

【請求項10】 前記空洞が、マッシュルームゲートのソース側部分を囲み、ドレイン側部分のオーバーゲート下面に接し、マッシュルームゲートのドレイン側部分のオーバーゲート上面は前記有機材料膜と接する請求項9記載の半導体装置。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、高速動作する半導体装置及びその製造方法に関し、特にマッシュルームゲートを有する半導体装置及びその製造方法に関する。

[0002]

本明細書において、「露光」とは、光の照射によるもののみでなく、電子線、X線等他のエネルギビームの照射によるものも含む概念とする。

[0003]

#### 【従来の技術】

高電子移動度トランジスタ(HEMT)等の高速化合物半導体トランジスタにおいては、ゲート長を制限しつつ、ゲート電極の抵抗を低減させるため、半導体基板と接する基部で電流方向の寸法が狭く、上部で電流方向の寸法を拡大したマッシュルームゲートが用いられる。マッシュルームゲートの両側に、ソース電極

、ドレイン電極が形成され、トランジスタ構造が作成される。

[0004]

半導体基板上に多層配線を形成する場合は、ゲート電極を埋め込んで絶縁層を 形成する必要がある。絶縁層としては、酸化シリコン、窒化シリコン等の無機絶 縁材料、有機(絶縁)材料が用いられる。ゲート電極の表面が絶縁層で埋め込まれ ると、空気の誘電率1よりも大きな誘電率により、ゲート電極の寄生容量は増大 する。

[0005]

図12は、多層配線を有する化合物半導体装置の構成例を示す断面図である。 半導体基板100は、GaAs下地基板やInP下地基板上に動作半導体層を積 層した構成を有する。半導体基板100の最表面には、低抵抗層が形成され、そ の上にソース電極101、ドレイン電極102がオーミックに形成される。ソー ス電極101、ドレイン電極102の中間領域において、表面の低抵抗層が除去 されたリセス領域が形成され、リセス領域上にマッシュルームゲート105が形 成される。

[0006]

マッシュルームゲート105は、半導体基板100に接する電流方向の寸法の小さい基部(以下ファインゲートと呼ぶ)及びその上部に形成され、電流方向の寸法が拡大した傘部(以下オーバーゲートと呼ぶ)を含む。高速動作を促進するため、ファインゲートの電流方向の寸法は狭く選択され、ゲート電極の抵抗を低減するため、オーバーゲートの電流方向の寸法は広くされている。

[0007]

多層配線を形成する場合、ゲート電極105を埋め込んで第1層間絶縁膜11 0が形成される。第1層間絶縁膜110は、ゲート電極105のファインゲート の側面を包み、オーバーゲートの上方にまで延在する。第1層間絶縁膜110に コンタクト孔が形成され、ソース電極101、ドレイン電極102に接続される 1層目配線112、113が形成される。同様に、ゲート電極も配線に接続される。1層目配線112、113を埋め込んで、第2層間絶縁膜115が形成される。第2層間絶縁膜115が形成される。第2層間絶縁膜115が形成され 19 - 0 - - - -

る2層目配線117が形成される。

[0008]

このような構成においては、オーバーゲートの上下面と側面、及びファインゲートの側面が層間絶縁膜110に接し、層間絶縁膜の誘電率等により決定されるゲート電極の寄生容量が増大する。ゲート電極105の寄生容量を低減するためには、少なくともオーバーゲート下方の層間絶縁膜を除去することが望まれる。

[0009]

従来、ファインゲートを囲む空間に積層構造を形成し、一部を空洞化し、ゲート電極の寄生容量を低減する試みがなされている。又、ゲート電極を埋め込んでポリイミド層を形成した後、ゲート電極をマスクとして酸素プラズマの異方性エッチングを行い、オーバーゲート下部にのみポリイミドを残し、その後ゲート電極を包み込むように酸化シリコン、窒化シリコン等の絶縁膜を形成し、その後オーバーゲート下のポリイミド領域を酸素プラズマのアッシングで除去する提案がなされている。

[0010]

【発明が解決しようとする課題】

層間絶縁膜を形成しつつ、マッシュルームゲートの寄生容量を低減し、歩留まり良く高信頼性の半導体装置を製造することは容易でない。

[0011]

本発明の目的は、マッシュルームゲートを層間絶縁膜で覆い、かつマッシュルームゲートの寄生容量の増大を抑制した半導体装置およびその製造方法を提供することである。

[0012]

本発明の他の目的は、層間絶縁膜を有し、高速動作が容易で信頼性の高いマッシュルームゲートを有する半導体装置およびその製造方法を提供することである

[0013]

【課題を解決するための手段】

本発明の1観点によれば、(a)半導体基板の活性領域を横断して、ファイン

ゲートと前記ファインゲート上で電流方向の寸法の拡大された電極部を構成するオーバーゲートとを有するマッシュルームゲートを半導体基板上に形成する工程と、(b)前記マッシュルームゲートの少なくともファインゲートとオーバーゲート下面とを覆って第1の有機材料膜を半導体基板上に塗布する工程と、(c)前記第1の有機材料膜をパターニングして、マッシュルームゲート近傍にのみ残す工程と、(d)残った前記第1の有機材料膜を覆って、化学的性質の異なる第2の有機材料膜を半導体基板上に塗布する工程と、(e)前記第2の有機材料膜に開口を形成し、前記第1の有機材料膜を露出する工程と、(f)前記開口から前記第1の有機材料膜を溶解除去して前記第2の有機材料膜中に空洞を形成する工程と、を含む半導体装置の製造方法が提供される。

#### [0014]

本発明の他の観点によれば、活性領域を有する半導体基板と、前記活性領域を 横断して前記半導体基板上に形成され、ファインゲートと前記ファインゲート上 で電流方向の寸法の拡大されたオーバーゲートとを有するマッシュルームゲート と、前記マッシュルームゲートの少なくともファインゲート側面とオーバーゲー ト下面とを囲み、界面が曲面である空洞を画定する有機材料膜と、前記活性領域 外で前記有機材料膜の上面から前記空洞に達するように形成された開口部と、を 有する半導体装置が提供される。

#### [0015]

#### 【発明の実施の形態】

以下、図面を参照して本発明の実施例を説明する。

図1 (A) ~図3 (H) は、本発明の第1の実施例による半導体装置の製造方法を説明する断面図及び平面図である。

#### [0016]

図1(A)に示すように、動作半導体層を有する半導体基板10の表面に活性 領域ARを画定する。活性領域AR以外の領域は、酸素のイオン注入等により、 半絶縁性領域とする。半導体基板10は、その最表面に低抵抗層を含む。低抵抗 層の一部が除去され、リセスRSが形成されている。リセスRSの表面上に、電 流方向の寸法(ゲート長)を小さく制限した基部であるファインゲートFG、フ ァインゲート上で電流方向の寸法を拡大し抵抗を低くしたオーバーゲートOGを 有するゲート電極Gが形成される。ゲート電極Gを挟んで、低抵抗層上にソース 電極S、ドレイン電極Dが形成される。

[0017]

図1 (AP) は、活性領域AR、ソース電極S、ドレイン電極D、ゲート電極Gの平面構成を概略的に示す。活性領域ARは、ソース電極S、ドレイン電極Dを囲む矩形状の領域である。ゲート電極Gは、ゲート幅方向に長い電極である。ゲート電極Gの左方の端部は、拡大されてパッド部を構成している。ゲート電極Gの上下にドレイン電極D、ソース電極Sが形成されている。

[0018]

ゲート電極Gは、下部のファインゲートFGと上部のオーバーゲートOGとを有する。ファインゲートFGは、ソース電極S、ドレイン電極D間で活性領域ARを横断し、半絶縁性とされた周辺領域上で拡大された面積を有するパッドを構成している。オーバーゲートOGは、ファインゲートFGから電流(ゲート長)方向および交差(ゲート幅)方向にはみ出した形状を有する。

[0019]

図1 (B)に示すように、ゲート電極G、ソース電極S、ドレイン電極Dを埋め込むように、有機材料の充填材層Fが形成される。充填材層Fは、空洞を形成すべき領域を予め充填しておく層であり、例えばポリメチルグルタルイミド(PMGI)で形成される。例示した充填材は絶縁性であるが、充填材層は後に除去される層なので、絶縁性は有さなくてもよい。充填材層Fの上に、ホトレジスト層が形成され、露光現像されてレジストパターンPRを形成する。図の構成においては、レジストパターンPRは、少なくとも活性領域内のゲート電極Gの全面を覆うように形成されている。

[0020]

図1 (AP) において、レジストパターンPRの形状を1点鎖線で示す。活性 領域を横断するファインゲートFGを覆うように電流方向の寸法が拡大され(幅 広で)、ゲート幅方向の寸法も長いオーバーゲートOGが形成されている。

[0021]

レジストパターンPRをマスクとし、充填材層Fをウエットエッチングする。 例えば、水酸化テトラメチルアンモニューム(TMAH)を用いてポリメチルグ ルタルイミドの充填材層Fをエッチングする。なお、ウエットエッチングに代え 、酸素ガスのドライエッチングを行なってもよい。その後、残ったレジストマス クPRは、充填材層Fを溶解しない溶剤で除去する。例えば、イソプロピルアル コールを用いてレジストパターンPRを除去する。

[0022]

図1 (C) は、パターニングされ、レジストマスクを除去した半導体装置の構成を示す断面図である。ゲート電極Gは、充填材層Fの層により取り囲まれている。なお、図1 (AP) に示すように、活性領域AR外に形成されたパッド部においては、ゲート電極Gは充填剤層F外に露出している。

[0023]

図2(D)に示すように、半導体基板を加熱し、充填材層Fを流動化させる。 充填材層Fは、流動化することにより、表面張力によって決定される表面形状で 安定化する。このため、流動化した後の充填材層Fは、半導体基板表面で幅広く 、上部に向うに従って幅が減少する形状となる。

[0024]

図2(DX)は、ゲート電極Gのゲート幅方向に沿って見た時のゲート電極G 及び充填材層のFの形状を示す。充填材層Fの端部はテーパー形状となり、寸法 が徐々に減少していることが分かる。

[0025]

図2(E)に示すように、充填材層Fを埋め込んで、絶縁特性の良い有機材料の層間絶縁層ILを形成する。層間絶縁材層ILは、例えばベンゾシクロブテン(BCB)で形成される。層間絶縁材層IL形成後、一旦層間絶縁材層ILを流動化し、成膜時の応力を解放することが好ましい。充填材層Fと有機材料層ILとの界面は曲面となる。

[0026]

図2(EX)は、ゲート幅方向に沿った断面構造を示す。活性領域AR上のゲート電極Gの実効領域を取り囲むように充填材層Fが形成され、その上をゲート

電極全面を覆うように層間絶縁膜ILが形成されている。

[0027]

図3 (F)に示すように、層間絶縁材層ILに開口39を形成する。開口39 は、活性領域AR外で充填材層Fの端部を露出するように形成される。

図3 (FP)は、充填材層Fと開口39の相対関係を示す平面図である。開口39を形成するエッチングにおいて、充填材層Fの一部もエッチングされる。開口39の側壁に充填材層Fの一部が露出する。この開口39を用いて充填材層Fを溶解するエッチング液を流し入れ、充填材層Fを除去する。

[0028]

[0029]

図3 (G)は、活性領域ARで充填材層を除去したゲート電極G周辺の断面構造を示す。ゲート電極Gは、空隙である空洞Hで囲まれている。空洞Hと層間絶縁膜ILとの界面は曲面である。層間絶縁膜ILは、ゲート電極の主要部においてゲート電極Gと接触していない。空洞Hの誘電率は1であるため、ゲート電極Gの寄生容量の増大は著しく抑制されている。

[0030]

図3 (H)に示すように、充填材層Fを除去した後、基板上面からシード金属層41の堆積を例えばスパッタリングで行う。シード金属層41は、充填材層Fと開口39の境界部分にも堆積し、その開口部を封止できる。充填材層Fを流動化させ、その端部をテーパ状としたため、開口39を形成する位置を選択することにより、開口39と接する部分における空洞Hの高さを低く選択することができる。このため、シード金属層の堆積により、そのような開口部を封止することができる。

[0031]

シード金属層41を形成した後、層間絶縁層ILの上にレジストパターンPR 2を形成し、開口部にメッキ層43を形成する。メッキ層43が形成された後、 レジストパターンPR2は除去し、外部に露出しているシード金属層41も除去 する。

[0032]

図4 (A) ~ (E) は、本発明の他の実施例による半導体装置の製造方法を説明する断面図である。

図4 (A) に示すように、前述の実施例同様、半導体基板10の上にソース電極S、ドレイン電極D、ゲート電極Gを形成し、これらを覆って充填材層Fを塗布する。

[0033]

充填材層Fの上に、レジストパターンPRxを形成する。レジストパターンPRxは、ゲート電極Gのソース側部分を覆うと共に、ドレイン側部分を露出するように形成される。レジストパターンPRxをマスクとし、充填剤層Fを異方性エッチし、選択的に除去する。

[0034]

図4 (B)に示すように、レジストパターンPR×下の充填剤層Fが残されると共に、レジストパターンPR×によって被覆されていない領域ではゲート電極 Gに被覆されている領域において充填材層が残り、充填材層パターンF×が形成される。その後、レジストパターンPR×を除去する。ゲート電極G上面のソース側領域の周り及びゲート電極G下の領域に充填材層パターンF×が残る。

[0035]

図4 (C)に示すように、ゲート電極G、充填材層パターンFxを覆って、有機(絶縁)材料膜ILを塗布し、層間絶縁膜を形成する。

図4 (D) に示すように、充填材層及び層間絶縁膜を加熱し、流動化させる。 例えば、両材料の軟化点の内高い方の温度以上の温度に加熱する。充填材層パタ ーンF×及び有機絶縁層ILが流動化し、その界面は表面張力に従って曲面に変 化する。有機材料は流動化すると共に成膜時の応力が解放される。 [0036]

その後、図3(F)~(H)に示す工程と同様の工程を行い、開口内に充填材層パターンを露出し、ウエットエッチングで除去することにより充填材層パターンを除去する。

[0037]

図4 (E) に示すように、充填剤層パターンFxが除去され、空洞Hxが形成される。

ゲートの寄生容量の内、ゲートードレイン間容量(Cgd)は、オーバーゲート下の誘電体容量が大きく寄与する。従って、オーバーゲート下を空洞化することにより、ゲート電極のゲートードレイン間容量(Cgd)は大きく減少する。

[0038]

ゲート電極のゲートーソース間容量(Cgs)は、ゲートとソース電極間に介在する広範囲の誘電体容量が寄与する。ゲート電極G側面や上面も寄生容量に寄与する。ゲート電極Gのソース側領域を覆う空洞部を形成することにより、ゲートーソース間容量(Cgs)は大きく減少する。

[0039]

なお、この構成においてはゲート電極Gのドレイン側領域は層間絶縁膜ILと接している。従って、ゲート電極に対する物理的支持力が付与され、ゲート電極の機械的強度が増加する。

[0040]

図5 (A) ~ (D) は、本発明のさらに他の実施例による半導体装置の製造方法を説明する断面図である。

図5 (A) に示すように、半導体基板10の表面上にソース電極S、ドレイン電極D、ゲート電極Gを形成し、これらの電極を覆う充填材層Fを塗布する。

[0041]

図5 (B) に示すように、充填材層Fを上方から異方性エッチングする。ゲート電極Gのオーバーゲート下の領域は、ゲート電極にマスクされ、エッチングされずに残る。このようにして、ゲート電極Gのオーバーゲート下に充填材層パターンFyが残る。

[0042]

図5 (C) に示すように、基板10を加熱し、充填材層パターンFyを流動化 させる。流動化した充填材層パターンFyは、表面張力に従いその表面が曲面化 する。

[0043]

その後、図2(E)以下に示す工程と同様の工程を行い、充填材層パターンと ゲート電極を覆う層間絶縁膜を形成し、開口を形成し、充填材層パターンをウエットエッチングで除去する。

[0044]

図5(D)に示すように。充填剤層パターンFyが除去され、空洞Hyが形成される。

この方法によれば、ゲート電極上方にレジストパターンを形成する必要なく、 ゲート電極Gのみをマスクとして、充填材層をパターニングすることができる。 製造工程が簡略化される。

[0045]

以上の実施例においては、空洞を形成するために層間絶縁膜を貫通する開口が 形成された。その後の工程のためには、開口と連通する空洞を封止することが望 まれる場合も多い。空洞の封止を容易にするためには、開口部のオーバーゲート を下に引き下げることができる。

[0046]

図6(A)~図7(K)は、オーバーゲートの形状を修正する方法を示す。

図6(A)は、半導体基板の上面構成を示す平面図である。半導体基板の活性 領域AR内に、ドレイン電極D、ソース電極Sが形成される。その後、マッシュ ルームゲートをリフトオフで形成するための積層レジスト構造が形成され、オー バーゲート用の露光が行われる。オーバーゲート用露光領域をハッチングを付与 した領域OGで示す。

[0047]

図6(B)は、図6(A)の状態の断面構造を示す。半導体基板10の上にソース電極S、ドレイン電極Dが形成され、その上に下層R1、中層R2、上層R

3のレジスト積層が形成される。中層R2は、露光によってパターニングするレジスト層ではなく、上層R3の開口から等方性エッチングによって中広がリに開口部を形成するための層である。下層R1及び上層R3は電子線照射用レジストで形成される。上層R3に対し、オーバーゲート用の露光OGが行われる。

[0048]

図6(C)に示すように、左下がりのハッチングで示した領域FGにファインゲート用露光を行う。さらに、右下がりの破線で示した領域RGに対し、露光強度を下げた露光を行う。領域RGにおいては、下層R1の全厚さは露光されないが一部厚さが露光される露光強度の露光を行う。

[0049]

図6(D)は、ファインゲート用露光を行った状態を示す断面図である。

図7(E)は、ファインゲート用露光FGと、オーバーゲート引き下げ領域形成用露光RGが行われた領域の構成を概略的に示す断面図である。このような状態で現像を行う。上層R3の露光領域OGが現像によって除去され、中層R2に中広がりの領域が形成され、さらに、下層R1の露光領域が除去される。下層R1のオーバーゲート用表面は、オーバーゲート引き下げ領域RGで下方に引き下げられた形状となる。従って、基板とオーバーゲートとの間の距離が減少する。

[0050]

図7 (F) は、図7 (E) に示すレジストパターンを現像し、その上にゲート電極層を堆積し、リフトオフして形成したマッシュルームゲートの長さ方向断面構成を概略的に示す。オーバーゲート引き下げ領域RGにおいて、ファインゲートFGの高さは減少し、オーバーゲートOGは、その分下方に突出した形状となり、オーバーゲートOGの下面がその分低くなる。なお、図に示すオーバーゲートOGの断面は、ゲート中央部ではなくゲート幅方向の端部によった位置の断面である。

[0051]

なお、オーバーゲートの高さを低下させた(引き下げた)領域等において、ファインゲートFGを形成しないこともできる。このためには、ファインゲート用露光FGを行わなければよい。ファインゲートをなくすと、開口が形成され、充

10 - 0 -

**垣剤層溶解液の流れを促進することができる。** 

[0052]

図7 (G) は、オーバーゲート引き下げ領域RGにおいてファインゲート用露 光を行なわなかった場合の概略断面構成を示す。現像を行うと、オーバーゲート 領域OG、その下の中広がりの領域、及びオーバーゲート引き下げ領域RGが除 去される。

[0053]

図7 (H) は、現像したレジストパターンを用いて形成したマッシュルームゲートの長さ方向の断面構成を概略的に示す。ファインゲートFGは、オーバーゲート引き下げ領域RGにおいて除去された構成となる。ファインゲートFGに開口が形成されるため、充填材層をウェットエッチングする時のエッチング液の流通が促進される。

[0054]

ゲート電極を作成した後、前述の実施例同様、充填材層、有機絶縁層を形成し、開口を形成して充填剤層を溶解除去し、ゲート電極周辺に空洞を有する層間絶縁膜構造を作成する。

[0055]

図7 (I)に示すように、有機絶縁層の上に、レジスト層を形成し、オーバーゲート引き下げ領域RGを横断する開口39をエッチングする。開口39が形成された領域において、オーバーゲートの下面は基板により近づいた位置に変形されているため、その後の封止が容易になる。

[0056]

図7 (J) は、開口内にめっき用のシード金属層41を堆積した状態を示す。 ゲート電極Gのオーバーゲート下面が基板に近い位置に変形されているため、シード金属層41は容易に基板10とゲート電極Gとの間の隙間を封じることができる。

[0057]

図7(K)は、オーバーゲート引き下げ領域においてファインゲートを形成しなかった場合の構成を示す。ゲート電極Gはオーバーゲートのみが形成され、そ

の下には開口が形成されている。シード層41が図7(J)同様ゲート電極Gと 基板10との間の隙間を封止している。

[0058]

開口に引出し電極を形成する際などに空洞内に導電性異物が入り込むことは極 力抑制できることが好ましい。

図8(A)、(B)は、開口から空洞を見た時、空洞が途中で上方に折れ曲が る領域を有する構成を実現する方法を示す。

[0059]

図8(A)に示すように、基板表面の活性領域AR内のゲート電極が接する領域に低抵抗層を除去したリセス領域RSを形成すると共に、活性領域をはなれた両側の領域においても基板表面の低抵抗層を除去したリセス領域RSを形成する。前述の実施例同様に、ドレイン電極D、ソース電極Sを形成し、レジスト積層を形成してゲート電極Gを作成する。ゲート電極Gは、活性領域ARを横断するファインゲートFGと、ファインゲートと同一の高さを有し、パッド部の支持となる部分と、オーバーゲートOGとを有する。

[0060]

前述の実施例同様、充填材層、層間絶縁層を形成し、層間絶縁層を貫通する開口39を形成し、充填材層を除去する。

図8(B)は、ゲート幅方向の断面構成を概略的に示す。活性領域内において、基板表面の低抵抗層は除去され、リセス領域RSが形成されている。その両側において、一旦基板表面は立上り、さらに外側において低抵抗層が除去されたリセス領域RSが形成されている。このような凹凸を有する基板表面上にファインゲートFG、オーバーゲートOGを有するゲート電極Gが作成される。

[0061]

ゲート電極Gの断面構成は、基板10の凹凸に従った形状となる。オーバーゲートOGの下方に空洞を形成した時、オーバーゲートOGと基板表面とに挟まれた空洞は、外側のリセス領域RSから活性領域に向う部分において上方に立ち上がる領域を有するようになる。開口39内に導電層を堆積する際、堆積物がたとえ飛散しても、活性領域に入り込む可能性が減少する。

13 2 0 0 2 2 2 2 2

[0062]

なお、基板表面の凹凸と、オーバーゲートの下方突出とを組み合わせてもよい。リセス領域RSでオーバーゲートOGの下面を下に引き下げれば、異物の侵入 もより困難になり、空洞の封止も容易となる。

[0063]

以上、本発明の基本的実施例を説明したが、以下に具体的実施例を説明する。 図9(A)~図10(O)は、本発明の実施例による半導体装置の製造方法を 概略的に示す断面図及び平面図である。

[0064]

図9(A)に示すように、半絶縁性GaAs下地基板11の上に、GaAsバッファ層12、InGaAs電子走行層13、n型AlGaAs電子供給層14、n型GaAs低抵抗層15の積層を例えば有機金属気相成長法(MOCVD)により成長する。なお、活性領域以外の領域には、酸素をイオン注入し半絶縁性領域とする。

[0065]

図9 (B) に示すように、レジストを用いてパターニングし、例えば厚さ約2 0 n mのA u G e 層と厚さ約200 n mのA u 層の積層を形成し、リフトオフによりオーミック電極21を形成する。オーミック電極21は、一方がソース電極、他方がドレイン電極となる。その後、表面全面にSiN層22を堆積する。SiN層22は、半導体表面の保護膜となる。

[0066]

図9 (C) に示すように、基板表面に厚さ約300nmのポジ型電子線レジスト (ZEP520-A7) 層をスピンコートにより塗布し、180 で 5 分間熱処理を行う。電子レジスト層24に電子線描画を行い、現像することにより開口25を形成する。開口25は、ゲート電極のファインゲート部及びその両側に幅約0.1  $\mu$  mの領域を画定する。

[0067]

レジストパターン24をマスクとし、 $\mathrm{SF}_6$ エッチャントを用いたドライエッチングにより $\mathrm{SiN}$ 保護層22をエッチング除去する。さらに、 $\mathrm{SiCl}_4$ をエ

11 2 0 0 2 2 0 1 2 0 0

ッチャントとして用いたドライエッチングにより基板表面のG a A s 低抵抗層 1 5 をエッチング除去する。

[0068]

図9 (D) に示すように、レジストパターン24を除去し、新たに露出された 半導体層表面を覆うようにSiN膜26を形成する。

図9 (E) に示すように、厚さ約300nmのポジ型電子線レジスト(ZEP2000) 層31をスピンコートで塗布し、180Cで5分間熱処理を加える。ポジ型電子レジスト層31の上に、逆テーパ形成用ポリメチルグルタルイミド層32、オーバーゲートパターニング用のポジ型電子線レジスト(ZEP520-A7) 層33を積層し、レジスト積層を作成する。

[0069]

電子線描画により、電子レジスト層33にオーバーゲート用露光を行い、電子線レジスト層31に対しファインゲート用露光を行なう。その後現像を行うことにより、電子線レジスト層31、33は露光領域を除去する。逆テーパ形成用有機材料層32には中広がりの開口を形成する。なお、露光を全て終了した後、現像を行っても一部の露光を行い、現像を行い、その後残りの露光、現像を行ってもよい。

[0070]

このようなレジスト積層を形成した後、 $SF_6$ エッチャントを用いたドライエッチングによりSiN保護膜26を除去し、例えば厚さ約10nmoTi層、厚さ約10nmoPt層、厚さ約300nmoAu層を積層し、ゲート電極35を形成する。レジスト積層の開口内に形成されたゲート電極層により、ゲート電極35Gが形成される。

[0071]

図9 (F) に示すように、レジスト積層を除去することにより、その上のゲート電極層をリフトオフで除去すると共に、ゲート電極35Gを残す。

図9 (G) に示すように、基板上にポリメチルグルタルイミドの充填剤層37 を厚さ約600 n m スピンコートにより塗布する。充填剤層37は、ゲート電極35Gを完全に埋め込む。充填剤層37に250 $\mathbb C$ 、10分間の熱処理を加える

102002 201200

。なお、充填剤層37は、少なくともゲート電極35Gのオーバーゲート下面に 達すればよい。

[0072]

図9 (H) に示すように、酸素を用いたドライエッチングにより、マッシュルームゲート電極35Gをマスクとしてポリメチルグルタルイミドの充填剤層37をエッチングする。ゲート電極35Gのオーバーゲート下に充填剤層37Dが残る。

[0073]

図9 (I) に示すように、ゲート電極35Gを埋め込むように、有機材料であるベンゾシクロブテン (BCB) の層間絶縁層38を厚さ約1μmスピンコートで塗布する。層間絶縁層を徐々に昇温し、250℃で10分間の熱処理を加える。この熱処理により、充填剤層37D、層間絶縁層38は共に流動化する。流動化により、充填剤層37Dと層間絶縁層38との界面は、表面張力により曲面化する。層間絶縁層38の成膜時の応力も解放される。

[0074]

図10(J)に示すように、活性領域AR外でゲート電極35G上方に充填剤層を溶解する溶解液排出孔39を層間絶縁層38に形成する。溶解液排出孔39は、オーバーゲート下方で充填剤層37Dの一部表面を露出させる。

[0075]

ファインゲートは活性領域を横断して形成されているが、溶解液排出孔39の下部においては、一部ファインゲートが形成されていない。又、溶解液排出孔が 形成される領域において補助露光を行うことにより、オーバーゲート下面は引き 下げられた位置に配置される。

[0076]

図10(K)に示すように、75 ℃に加熱したN-メチルー2-ピロリジノン溶液に基板を10分間浸潤することにより、ゲート電極下方の充填剤層37Dを長さ $50\mu$  mに渡って除去し、空洞Hを形成する。

[0077]

図10 (L) に示すように、メッキ用シード金属層41としてTi層を厚さ約

11 2 0 0 2 2 2 2

100nm、その上にAu層を厚さ約50nm、基板表面上にスパッタリングする。シード金属層41は、開口39内でオーバーゲートと基板との間に形成されていた狭い隙間を塞いで形成され、空洞を封止する。

[0078]

図10 (M) に示すように、不要部分にレジストパターン42を形成した後、シード金属層41の上にメッキによりAu引出し配線43を形成する。その後、レジストパターン42を除去し、露出したシード金属層41も除去する。

[0079]

図10(N)は、このようにして形成されたゲート引出し配線の構成を示す。 なお、図に示すように溶解液排出孔部分ではファインゲートが形成されておらず 、開口となっている。

[0080]

図10(O)は、活性領域上でのゲート電極の構造を示す。活性領域上ではファインゲートが形成されている。ファインゲートの側方、オーバーゲートの下方は、空洞Hとなっている。

[0081]

なお、充填剤層をパターニングし、絶縁樹脂層を塗布した後熱処理を行う場合を説明したが、充填剤層をパターニングした後残った充填剤層パターンに流動化処理を行なってもよい。例えば、図9 (H) の状態で200℃、5分間の熱処理を行えばよい。

[0082]

図11は、以上説明したトランジスタ構造を用いた集積回路装置の構成を概略的に示す。集積回路装置の例として差動対回路を示す。活性領域AR1, AR2, AR3は、それぞれトランジスタT1, T2, T3の形成領域である。ここで、トランジスタT1, T2はスイッチング用トランジスタ、T3は定電流源用トランジスタである。各活性領域を横断してゲート電極G1, G2, G3が形成されている。

[0083]

ゲート電極は上述のように一部空洞によって囲まれており、寄生容量が減少さ

, \_ \_ \_ \_ \_ \_ \_ \_

れている。特に、スイッチングトランジスタT1, T2の寄生容量低減による動作 速度向上は回路動作速度の向上に大きく寄与する。

[0084]

[0085]

ソース電極 S 1, S 2 は、共通に結線され、定電流源用トランジスタT3のドレイン電極 D 3 に接続される。なお、定電流源用トランジスタT3のゲート電極 G 3 には、定電流値を維持するために制御されたゲート電圧 V c が入力される。なお、種々の回路素子を同一半導体基板上にさらに集積できることは言うまでもない。回路素子間は多層配線によって接続される。

[0086]

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、3層レジストに対する露光、現像の順序は種々変更可能である。その他、種々の変更、改良、組合わせが可能なことは当業者に自明であろう。

[0087]

以下、本発明の特徴を付記する。

- (付記1) (a) 半導体基板の活性領域を横断して、ファインゲートと前 記ファインゲート上で電流方向の寸法の拡大された電極部を構成するオーバーゲ ートとを有するマッシュルームゲートを半導体基板上に形成する工程と、
- (b) 前記マッシュルームゲートの少なくともファインゲートとオーバーゲート下面とを覆って第1の有機材料膜を半導体基板上に塗布する工程と、
- (c) 前記第1の有機材料膜をパターニングして、マッシュルームゲート近傍 にのみ残す工程と、
- (d) 残った前記第1の有機材料膜を覆って、化学的性質の異なる第2の有機 材料膜を半導体基板上に塗布する工程と、

- (e)前記第2の有機材料膜に開口を形成し、前記第1の有機材料膜を露出する工程と、
- (f)前記開口から前記第1の有機材料膜を溶解除去して前記第2の有機材料 膜中に空洞を形成する工程と、

を含む半導体装置の製造方法。

[0088]

(付記2) 前記工程(b)が、マッシュルームゲート全体を覆う第1の有機材料膜を形成し、

前記工程(c)が

- (c-1)前記マッシュルームゲート上方で前記第1の有機材料膜上にマスクを形成する工程と、
- (c-2)前記マスクを用いて、前記第1の有機材料膜をエッチングする工程と、

を含む付記1記載の半導体装置の製造方法。

[0089]

(付記3) 前記工程(c-1)が、オーバーゲートのソース側領域上方を 覆い、ドレイン側領域上方を覆わない前記マスクを形成する付記2記載の半導体 装置の製造方法。

[0090]

(付記4) 前記工程(c)の後に、

(x)前記第1の有機材料膜を流動化させる工程を含む付記1~3のいずれか 1項記載の半導体装置の製造方法。

[0091]

(付記5) 前記工程(x)が、前記工程(d)の後に行われ、前記第2の 有機材料膜も流動化させる付記4記載の半導体装置の製造方法。

(付記6) 前記工程(a)が、

- (a-1)前記半導体基板上に下レジスト層と上レジスト層とを含むレジスト積層を形成する工程と、
  - (a-2) 前記上レジスト層に対してオーバーゲートパターンを露光する工程と

- (a-3) 前記下レジスト層に対してファインゲートパターンを露光する工程と
- (a-4)前記下レジスト層に対して、工程(a-3)より少ない露光量で前記 オーバーゲートパターンの一部の電流方向の寸法を横切る補助露光を行なう工程 と、
- (a-5)露光、補助露光の行われた前記レジスト積層を現像して、前記オーバーゲートパターンの開口を有する上レジスト層と前記ファインゲートパターンの開口と上面が前記補助露光により引き下げられたオーバーゲート引き下げ領域とを有する下レジスト層をパターニングする工程と、
- (a-6) パターニングされた前記レジスト積層上にゲート電極層を堆積する工程と、
- (a-7) 前記レジスト積層上のゲート電極層をリフトオフし、マッシュルーム ゲートを残す工程と、

を含む付記4または5記載の半導体装置の製造方法。

[0092]

- (付記7) 前記工程(a)が、前記活性領域外で、前記マッシュルームゲートに連続したゲートパッド部も形成し、前記工程(e)が前記ゲートパッド部上にも開口を形成し、さらに前記工程(f)の後、
- (g)前記第2の有機材料膜上方より金属膜を堆積し、前記空洞を封止する工程、

を含む付記6記載の半導体装置の製造方法。

[0093]

(付記8) 前記工程(a-3)が、前記活性領域外の選択された領域でファインゲートパターンを露光せず、前記工程(e)が前記選択された領域の近傍に前記開口を形成する付記6または7記載の半導体装置の製造方法。

[0094]

(付記9) さらに、

(y) 前記活性領域外、かつ前記開口を形成すべき領域より活性領域側で、前

記半導体基板を所定深さエッチングしてリセス部を形成する工程、

を含み、前記工程(f)が前記リセス部から前記活性領域に向って立上る前記空洞を形成する付記6~8のいずれか1項記載の半導体装置の製造方法。

[0095]

(付記10) 前記第1の有機材料膜がポリメチルグルタルイミイド、前記第2の有機材料膜がベンゾシクロブテンであり、前記工程(f)がNーメチルー2-ピロリジノンを用いたウエットエッチングを含む付記1~9のいずれか1項記載の半導体装置の製造方法。

[0096]

(付記11) 活性領域を有する半導体基板と、

前記活性領域を横断して前記半導体基板上に形成され、ファインゲートと前記 ファインゲート上で電流方向の寸法の拡大されたオーバーゲートとを有するマッ シュルームゲートと、

前記マッシュルームゲートの少なくともファインゲート側面とオーバーゲート 下面とを囲み、界面が曲面である空洞を画定する有機材料膜と、

前記活性領域外で前記有機材料膜の上面から前記空洞に達するように形成され た開口部と、

を有する半導体装置。

[0097]

(付記12) 前記空洞が、マッシュルームゲート全体を覆う付記11記載の半導体装置。

(付記13) 前記空洞が、マッシュルームゲートのソース側部分を囲み、ドレイン側部分のオーバーゲート下面に接し、マッシュルームゲートのドレイン側部分のオーバーゲート上面は前記有機材料膜と接する付記11記載の半導体装置。

[0098]

(付記14) 前記空洞が、マッシュルームゲートのオーバーゲート下面下の領域を占め、前記有機絶縁層がオーバーゲート上面を覆う付記11記載の半導体装置。

11 2 2 2 2 2 2 2 3

[0099]

(付記15) 前記空洞は、前記活性領域外の端部で高さが低くなり、前記開口部は、前記空洞部の高さが低くなった端部で前記空洞部に連通する付記11 ~14のいずれか1項記載の半導体装置。

[0100]

(付記16) 前記マッシュルームゲートのオーバーゲート下面は、前記活性領域外の一部でその高さが低くされ、その下の前記空洞の高さが減少している付記11~15のいずれか1項記載の半導体装置。

[0101]

(付記17) 前記開口部は、前記オーバーゲート下面の高さが低くなった 領域に連通するように形成されている付記11~16のいずれか1項記載の半導 体装置。

[0102]

(付記18) さらに、前記開口部内面上に形成され、前記空洞を封じる金属層を有する付記11~17のいずれか1項記載の半導体装置。

(付記19) 前記マッシュルームゲートは、前記活性領域外でオーバーゲート下にファインゲートを備えない部分を有する付記11~18のいずれか1項記載の半導体装置。

[0103]

(付記20) 複数の活性領域を含む半導体基板と、

前記活性領域の各々を横断して前記半導体基板上に形成され、ファインゲート と前記ファインゲート上で電流方向の寸法の拡大されたオーバーゲートとを有す る複数のマッシュルームゲートと、

前記各マッシュルームゲートの少なくともファインゲート側面とオーバーゲート下面とを囲み、界面が曲面である複数の空洞を画定する有機材料膜と、

前記活性領域外で前記有機材料膜の上面から前記複数の空洞のいずれかに達するように形成された複数の開口部と、

を有する半導体集積回路装置。

[0104]

#### 【発明の効果】

以上説明したように、本発明によれば、層間絶縁膜を形成し、ゲート電極の寄 生容量の増大を抑制した半導体装置とその製造方法が提供される。

#### 【図面の簡単な説明】

- 【図1】 本発明の実施例による半導体装置の製造方法を説明する断面図及 び平面図である。
  - 【図2】 図1に示す実施例の製造工程を説明する断面図である。
  - 【図3】 図1に示す実施例の製造工程を説明する断面図及び平面図である
- 【図4】 本発明の他の実施例による半導体装置の製造方法を説明するための断面図である。
- 【図5】 本発明のさらに他の実施例による半導体装置の製造方法を説明するための断面図である。
  - 【図6】 本発明の実施例の変形例を説明する平面図及び断面図である。
  - 【図7】 図6の変形例を説明する平面図及び断面図である。
  - 【図8】 本発明の実施例の変形例を説明する平面図及び断面図である。
  - 【図9】 本発明の具体的実施例を説明する断面図である。
  - 【図10】 図9の具体的実施例を説明する平面図及び断面図である。
  - 【図11】 半導体集積回路装置の構成を概略的に示す平面図である。
  - 【図12】 従来技術による半導体装置の構成を概略的に示す断面図である

#### 【符号の説明】

- FG ファインゲート
- OG オーバーゲート
- G ゲート電極
- S ソース電極
- D ドレイン電極
- RS リセス領域


## F 充填剤層

- IL 層間絶縁層
- PR レジストパターン
- RG オーバーゲート引き下げ領域
- 41 シード金属層
- 43 メッキ金属層
- 35G マッシュルームゲート電極


111 2 0 0 2 2 0 1 2 0 0

# 【書類名】 図面


# 【図1】




# 【図2】




【図3】












(B)





(C)





(D)


























#### 【書類名】

要約書

#### 【要約】

【課題】 マッシュルームゲートを層間絶縁膜で覆い、かつ寄生容量の増大を抑制した半導体装置およびその製造方法を提供する。

【解決手段】 半導体装置の製造方法は、(a)活性領域を横断して、ファインゲートとオーバーゲートとを有するマッシュルームゲートを基板上に形成する工程と、(b)マッシュルームゲートを覆って第1の有機材料膜を基板上に塗布する工程と、(c)第1の有機材料膜をパターニングして、マッシュルームゲート近傍にのみ残す工程と、(d)残った第1の有機材料膜を覆って、化学的性質の異なる第2の有機材料膜を基板上に塗布する工程と、(e)第2の有機材料膜に開口を形成し、第1の有機材料膜を露出する工程と、(f)開口から第1の有機材料膜を溶解除去して第2の有機材料膜中に空洞を形成する工程と、を含む。

#### 【選択図】 図3

## 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社

### 出願人履歴情報

識別番号

[000154325]

1. 変更年月日 1992年 4月 6日

[変更理由] 名称変更

住 所 山梨県中巨摩郡昭和町大字紙漉阿原1000番地

氏 名 富士通力ンタムデバイス株式会社